LLDLow Level Design Document中文通常称为低层设计文档或详细设计文档。它是硬件开发流程中承上启下的关键交付物位于**架构设计HLD**之后、编码/画图实现之前。1. LLD 在硬件开发中的位置需求分析 (Requirements) ↓ 高层设计 HLD (High Level Design) ← 架构选型、总线框图、芯片选型 ↓ 低层设计 LLD (Low Level Design) ← 信号怎么连、时序怎么定、寄存器怎么定义 ↓ 实现 (Implementation) ← RTL编码 / 原理图绘制 / PCB布局 ↓ 验证 (Verification)2. 硬件 LLD vs 软件 LLD维度软件 LLD硬件 LLD设计对象类/函数/模块接口模块/子系统/接口/时序核心内容算法流程、API定义、数据库表信号定义、时序图、寄存器表、状态机输出形式文档 伪代码文档 时序图 寄存器表 引脚分配表变更成本相对较低改代码非常高改RTL/改PCB要流片/打板3. 硬件 LLD 文档的典型章节结构以ASIC/FPGA 模块设计为例一份标准的 LLD 通常包含3.1 概述Overview模块功能一句话描述在系统中的位置参考文档PRD、HLD、协议标准等3.2 模块框图Block Diagram┌─────────────────────────────────────┐ │ UART Controller │ │ ┌─────────┐ ┌──────────────┐ │ │ │ Baud │ │ TX FIFO │ │ │ │ Gen │─────►│ (16x8) │ │ │ └─────────┘ └──────┬───────┘ │ │ │ │ │ ┌─────────┐ ┌──────▼───────┐ │ │ │ Reg │◄────►│ UART TX │────► TXD │ │ Block │ │ Engine │ │ │ └─────────┘ └──────────────┘ │ └─────────────────────────────────────┘3.3 接口定义Interface Definition信号列表表格信号名方向位宽时钟域描述复位值pclkInput1-APB 时钟-presetnInput1pclkAPB 复位低有效-txdOutput1pclkUART 发送数据1tx_fifo_emptyOutput1pclkTX FIFO 空标志13.4 寄存器定义Register Map这是硬件 LLD最核心的部分之一偏移地址寄存器名位域访问类型描述0x00CTRL[0]R/WTX_EN发送使能[1]R/WRX_EN接收使能[7:4]R/WBAUD_DIV波特率分频系数0x04STATUS[0]ROTX_READY发送就绪[1]RORX_VALID接收有效0x08DATA[7:0]WO/RO发送/接收数据寄存器3.5 功能描述Functional Description状态机用文字或状态转移图描述IDLE → START → DATA[0] → DATA[1] → ... → DATA[7] → STOP → IDLE工作流程如 FIFO 的 push/pop 条件、中断产生逻辑关键算法如 CRC 计算方式、滤波器系数等3.6 时序图Timing Diagram─┐ ┌────┐ ┌────┐ ┌────┐ ┌────┐ ┌────┐ PCLK └────┘ └────┘ └────┘ └────┘ └────┘ └─ ────┐ ┌──────────── WR_EN └── ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─┘ ────────┐ ADDR[7:0] 0x04 │ ────────┘ ────────────────┐ ┌────────┐ ┌────────┐ WDATA[7:0] └─┘ 0x55 └─┘ └─ ↑ 写入数据 0x55 到 DATA 寄存器3.7 时钟与复位策略Clock Reset各信号属于哪个时钟域跨时钟域CDC处理方案同步器、FIFO、握手复位方式同步复位/异步复位、复位释放时序3.8 引脚分配Pin Assignment板级设计适用引脚编号信号名网络名电平标准上下拉U1.12MDIOETH_MDIO3.3V LVCMOS10k上拉U1.13MDCETH_MDC3.3V LVCMOS无3.9 电源设计细节Power Design各电源域的电压、电流预算上电时序Power-up Sequence去耦电容方案3.10 验证策略Verification Plan如何验证该模块/电路测试用例列表与需求追溯仿真环境/测试平台说明4. 不同硬件领域的 LLD 侧重点领域LLD 核心关注点ASIC 数字设计寄存器表、状态机、时序约束、CDC、低功耗策略FPGA 设计资源评估LUT/BRAM/DSP、时钟网络、引脚约束板级硬件PCB原理图细节、阻抗控制、电源完整性、SI/PI 仿真高速接口DDR/PCIe眼图要求、等长规则、端接方案、训练流程电源设计环路稳定性、负载瞬态、热设计、EMC5. LLD 文档的作用与价值角色用途设计工程师编码/画原理图前的详细蓝图避免返工验证工程师根据寄存器和功能描述编写测试用例软件工程师根据寄存器表编写驱动代码项目经理评估工作量和进度维护/Debug后期问题定位的第一手参考资料6. 一句话总结HLD 回答 做什么、用什么做What WhichLLD 回答 怎么做、信号怎么连、时序什么样How When